在模擬CMOS集成電路設計中,共漏跟隨器(Common-Drain Amplifier),也常被稱為源極跟隨器(Source Follower),是一種應用極為廣泛的基本電路單元。它以其高輸入阻抗、低輸出阻抗、接近單位增益的電壓緩沖特性,在信號隔離、驅動低阻抗負載和電平移位等場景中扮演著關鍵角色。本篇將深入探討其工作原理、核心特性以及仿真設計中的要點。
一、 基本結構與工作原理
共漏跟隨器的基本結構由一個NMOS或PMOS晶體管構成。以NMOS為例,其柵極(G)作為信號輸入端,漏極(D)通常連接到電源VDD,而源極(S)則作為信號輸出端,并通過一個電流源或電阻(作為有源負載)連接到地。信號從柵極輸入,從源極輸出,漏極是輸入與輸出的公共端,故得名“共漏”。
其工作原理基于MOSFET的飽和區特性。當輸入電壓VIN變化時,柵源電壓VGS隨之變化,從而調制了溝道電流。該電流流經源極負載,產生變化的輸出電壓VOUT。由于VOUT ≈ VIN - VGS,且VGS在器件導通時基本保持相對恒定(閾值電壓VTH加上一定的過驅動電壓),因此輸出電壓VOUT緊密“跟隨”輸入電壓VIN,增益略小于1。
二、 核心特性分析
- 電壓增益:理想情況下,小信號電壓增益Av ≈ gm (ro // RL) / (1 + gm (ro // RL)),其中gm為晶體管的跨導,ro為輸出電阻,RL為負載電阻。由于分母中的“1”,增益恒小于1,通常非常接近1(例如0.8-0.9)。增益的大小直接取決于gm和負載。
- 輸入與輸出阻抗:
- 輸入阻抗:極高,本質上主要是柵氧化層的電容(Cgs, Cgd),對直流和低頻信號近乎開路,這是其作為優秀緩沖器的關鍵。
- 輸出阻抗:較低,小信號輸出電阻Rout ≈ 1/gm // ro // RL。通過增大晶體管的跨導gm,可以有效降低輸出阻抗,增強其驅動能力。
- 線性度與信號擺幅:共漏級的線性度相對較好,但并非完美。其輸出擺幅受到限制:對于NMOS源極跟隨器,輸出電壓最高可達VDD,最低則受到晶體管保持飽和所需的最小VDS(即過驅動電壓)以及偏置電流源電壓裕度的限制,通常無法真正到達地電位。
- 電平移位:輸出電壓相對于輸入電壓存在一個直流偏移,其值大約為VGS。這在需要直流電平移位的電路中是一個有用的特性,但也可能是不希望出現的。
三、 仿真設計與優化要點
在實際的CMOS設計流程中,仿真驗證至關重要。對于共漏跟隨器,仿真設計通常關注以下幾點:
- 偏置點設計:確保晶體管在預期的整個輸入電壓范圍內工作在飽和區。這需要通過DC分析,合理設置偏置電壓和電流源(或有源負載)的值。
- 增益與帶寬仿真:通過AC小信號分析,直接測量電壓增益的幅值與相位,驗證其是否接近1且平坦。觀察-3dB帶寬,其高頻特性受負載電容和晶體管的寄生電容(如Cgs)形成的極點限制。
- 瞬態分析與大信號特性:進行瞬態仿真(Transient Analysis),輸入一個大幅值信號(如正弦波或方波),觀察輸出波形是否良好跟隨輸入,并評估其壓擺率、建立時間以及由于非線性引起的失真。這能直觀反映其作為緩沖器的實際性能。
- 輸出阻抗測量:可以在輸出端施加一個測試交流電壓源,通過AC分析測量流入的電流來計算輸出阻抗,驗證其驅動能力。
- 噪聲與功耗分析:共漏級本身噪聲貢獻較小,但在精密應用中仍需評估。其靜態功耗由偏置電流決定,需要在性能與功耗之間取得平衡。
- 工藝角與蒙特卡洛分析:考慮到制造工藝的波動(PVT:工藝、電壓、溫度),必須在不同工藝角(FF, TT, SS等)和溫度下進行仿真,確保電路在所有條件下均能正常工作。蒙特卡洛分析有助于評估性能參數的統計分布。
四、 典型應用
共漏跟隨器很少單獨作為增益級使用,但作為構建模塊不可或缺:
- 輸出緩沖級:驅動片外大電容或低阻抗負載。
- 輸入緩沖級:為高阻抗信號源(如傳感器)提供接口。
- 模擬電壓總線驅動。
- 在運算放大器中,作為輸出級或中間緩沖級。
結論
共漏跟隨器是模擬CMOS設計工程師工具箱中的一項基礎而強大的工具。深入理解其工作原理、熟練掌握其特性分析與仿真方法,是設計高性能、高魯棒性模擬集成電路的基石。通過精心設計和系統仿真,可以充分發揮其阻抗變換和電壓緩沖的優勢,服務于更復雜的系統架構。